
產品分類
products category
更新時間:2026-01-05
瀏覽次數:379在現代科技的微觀世界里,從智能手機的芯片到高效的太陽能電池板,再到精密的光學鏡片,薄膜技術無處不在。這些厚度僅為幾納米到幾微米的材料層,賦予了器件獨特的光、電、磁、熱及機械性能。然而一個看不見、摸不著卻至關重要的物理量——“內應力",時刻影響著薄膜的性能、可靠性乃至最終產品的成敗。當應力失控時,薄膜會開裂、脫落或起皺,導致器件失效。本文將探討薄膜內應力的來源、表征方法及其對器件的影響,并介紹相應的工程對策。
在理想狀態下,我們希望薄膜能附著在基底上,如同平靜的湖面。但現實是,薄膜在制備和服役過程中,幾乎不可避免地會產生內應力。這些應力主要來自三個方面:生長應力、熱應力和界面應力。
生長應力,又稱本征應力,是在薄膜沉積過程中,原子或分子“安家落戶"時產生的。它與薄-基材料的熱膨脹系數差異無關,而是由薄膜微觀結構的非平衡生長過程決定。
物理氣相沉積(PVD)中的應力:在濺射或蒸發等 PVD 工藝中,高能粒子轟擊生長中的薄膜表面,會產生“原子實入"效應,將表面原子“楔入"到晶格的間隙位置,形成壓應力。相反,如果沉積過程中原子遷移率不足,晶粒間會形成大量的微小空隙,這些空隙在后續的薄膜生長中會被“拉扯"在一起,產生張應力。 “Thornton 模型"就很好地描述了濺射壓力和溫度如何通過影響原子遷移率,進而調控薄膜從張應力區向壓應力區轉變。
化學氣相沉積(CVD)中的應力:CVD 過程涉及復雜的前驅體化學反應和表面過程。例如,在多晶硅薄膜的生長中,晶粒在生長過程中會相互擠壓、合并,產生壓應力。此外,反應副產物(如氫)在薄膜中的摻入與逸出,也會引起晶格畸變,從而產生應力。
熱應力是薄膜體系中見也最容易理解的一種應力。它源于薄膜與基底材料之間熱膨脹系數(CTE)的不匹配。薄膜通常在高溫下制備(如退火、CVD 生長),當體系從高溫冷卻至室溫時,如果薄膜的 CTE 大于基底,它會比基底收縮得更多,從而受到基底的拉扯,產生張應力。反之,如果薄膜的 CTE 小于基底,則會受到基底的擠壓,產生壓應力。
其中,Ef 和νf 分別是薄膜的楊氏模量和泊松比,αf 和αs 分別是薄膜和基底的熱膨脹系數,T_deposition 和 T_room 分別是沉積溫度和室溫。這個公式清晰地表明,CTE 失配(αf-αs)和溫度變化范圍是決定熱應力大小的關鍵。
在薄膜與基底的交界處,由于晶格常數或原子排列方式的不同,會產生界面應力,也稱為外延應力。當一種晶體材料在另一種晶體基底上外延生長時,為了保持原子在界面處的對齊,薄膜的晶格會被迫拉伸或壓縮,以匹配基底的晶格,從而在薄膜內部積累了巨大的彈性應變能。
隨著薄膜厚度的增加,這種應變能會不斷累積。當厚度超過一個臨界值時,體系會選擇通過引入位錯等晶格缺陷來釋放應力,盡管這會破壞晶體性。理解和控制界面應力對于半導體異質結器件(如 LED、激光器)的性能至關重要。
既然應力如此重要,我們該如何精確地測量它?由于無法直接將傳感器放入薄膜中,科學家們開發了多種間接測量方法,其中經典和廣泛應用的是基于“斯托尼公式"的曲率測量法。
當有應力的薄膜沉積在平整的基底上時,整個體系會像一個雙金屬片一樣發生彎曲。張應力會使基底朝薄膜一側凹陷,而壓應力則使其凸起。通過精確測量這種微小的彎曲(曲率半徑的變化),就可以反推出薄膜的內應力大小。
隨著薄膜厚度的增加,這種應變能會不斷累積。當厚度超過一個臨界值時,體系會選擇通過引入位錯等晶格缺陷來釋放應力,盡管這會破壞晶體性。理解和控制界面應力對于半導體異質結器件(如 LED、激光器)的性能至關重要。
既然應力如此重要,我們該如何精確地測量它?由于無法直接將傳感器放入薄膜中,科學家們開發了多種間接測量方法,其中經典和廣泛應用的是基于“斯托尼公式"的曲率測量法。
返回列表
掃碼